3D-SiP
三次元システムインパッケージ

素子間を最短配線し高強度の外部端子を内蔵する3D-PKG特許技術を応用したSiPを開発支援

5G時代への移行に伴い半導体産業には更なる技術革新が求められます。チップを機能毎に分割してプロセスノードを選択しパッケージ上で統合するチップレット(Chiplet)や、大容量データを高速処理するためのマルチコアからヘテロジニアス・マルチコアへ、と様々な技術革新に伴い、それに追随する新たなパッケージング技術が注目されています。

 SSテクノが技術開発する三次元システムインパッケージ(3D-SiP)は、産総研:九州センターや関連企業(マクセル、ロジック・リサーチ、デンケン等)と連携して、医療分野、宇宙産業、ウエアラブル機器など様々なIoT機器への採用が期待されています。本開発技術では、半導体素子の3次元積層化に伴う高密度配線に加えて、①パッケージ表裏を同一材料化し高信頼性を確保、②電鋳めっき技術による外部電極の高強度化、③SUS基材剥離工法による薄型化を実現しています。

 
3D System in Package_イメージ(SSテクノ)

ここが特徴!

・半導体通信高速化や大容量化にフェイスツーフェイス配線で対応

・放熱用端子を含む外部端子はネイルヘッド形状でモールド樹脂内に保持

・高機能化・高集積化・小型化を実現


半導体素子間を最短配線

フェイスアップでモールド樹脂に内蔵された半導体素子へフォトリソ工法で再配線する事で素子接合と素子間配線を同時に行い、その上へ別の半導体をフェイスダウン搭載しフェイスツーフェイス配線による最短配線を実現します。


高強度の外部端子

ネイルヘッド形状の外部電極は電解めっきでSUS板上へ形成、樹脂モールドにより強度確保。 

SUS板はパッケージング最終工程で剥離除去します。​

ミニマルファブネットワークで開発TAT短縮

産総研-九州センターやファブレスIC設計会社等とのネットワークで開発試作を推進します。

マスクレス露光やデジタル設定を駆使し立上げやレシピ変更を簡素化し開発期間を短縮します。

 

実装EMS Networkの相関図

3D-SiP関連企業Network(SSテクノ).png
 
産総研:九州センター(SSテクノ).png

産総研:九州センター

PKG工法開発支援

Maxell(SSテクノ).png

マクセル

外部端子付き基板供給

ロジック・リサーチ(SSテクノ).png

ロジック・リサーチ

SIP設計・LSI開発供給

DENKEN(SSテクノ).png

デンケン

半導体抽出・実装
信頼性評価・解析

 

Contact Us

ソリューションをご提案します。 お気軽にお問い合わせください。

0942−73−1797

送信が完了しました。