top of page
3D-SiP
三次元システムインパッケージ
素子間を最短配線し高強度の外部端子を内蔵する3D-PKG特許技術を応用したSiPを開発支援
5G時代への移行に伴い半導体産業には更なる技術革新が求められます。チップを機能毎に分割してプロセスノードを選択しパッケージ上で統合するチップレット(Chiplet)や、大容量データを高速処理するためのマルチコアからヘテロジニアス・マルチコアへ、と様々な技術革新に伴い、それに追随する新たなパッケージング技術が注目されています。
SSテクノが技術開発する三次元システムインパッケージ(3D-SiP)は、産総研:九州センターや関連企業(マクセル、ロジック・リサーチ、デンケン等)と連携して、医療分野、宇宙産業、ウエアラブル機器など様々なIoT機器への採用が期待されています。本開発技術では、半導体素子の3次元積層化に伴う高密度配線に加えて、①パッケージ表裏を同一材料化し高信頼性を確保、②電鋳めっき技術による外部電極の高強度化、③SUS基材剥離工法による薄型化を実現しています。